算術(shù)邏輯單元在Quartus II與ModelSim中的教學(xué)實例設(shè)計

陳艷 楊颯

摘? 要：學(xué)生學(xué)習(xí)數(shù)字電路后，往往希望設(shè)計數(shù)字電路系統(tǒng)以提升實踐能力。Quartus II和ModelSim軟件由于操作便捷而成為學(xué)生數(shù)字電路實踐的首選工具。文章以算術(shù)邏輯單元（ALU）為例進行教學(xué)設(shè)計。首先，根據(jù)ALU的特征設(shè)計指揮ALU工作的指令;其次，構(gòu)建基于指令的ALU數(shù)字電路模塊;最后，通過Quartus II與ModelSim聯(lián)合仿真驗證ALU的功能。仿真結(jié)果展示ALU電路的計算功能，直觀的案例教學(xué)方法有利于培養(yǎng)學(xué)生數(shù)字電路系統(tǒng)設(shè)計方面的實踐能力，提升學(xué)生的自主學(xué)習(xí)能力和創(chuàng)新思維能力。

關(guān)鍵詞：案例教學(xué)法;數(shù)字電路;Quartus II;ModelSim

中圖分類號：TN79+1 文獻標(biāo)識碼：A 文章編號：2096-4706（2021）18-0111-05

Abstract： After learning digital circuit， students often hope to design digital circuit system to improve their practical ability. Quartus II and ModelSim software have become the preferred tools for students' digital circuit practice because of their convenient operation. This paper takes arithmetic logic unit （ALU） as an example for teaching design. Firstly， according to the characteristics of ALU， the instruction for guiding the functions of the ALU is designed; Secondly， the ALU digital circuit module based on instruction is constructed; Finally， the functions of ALU is verified through the joint simulation of Quartus II and ModelSim. The simulation results show the computing function of ALU circuit. The intuitive case teaching method is conducive to cultivate students’ practical ability in digital circuit system design and improve students’ autonomous learning ability and innovative thinking ability.

Keywords： case teaching method; digital circuit; Quartus II; ModelSim

0? 引? 言

在教學(xué)過程中，就人才培養(yǎng)而言，如何發(fā)揮學(xué)生主觀能動性和提升學(xué)生動手能力等越來越受到教育工作者的廣泛關(guān)注[1，2]。在工科領(lǐng)域，新時期人才培養(yǎng)的關(guān)鍵是做到理論與實踐相結(jié)合[3，4]。顯然，傳統(tǒng)以教師課堂講授為主的教學(xué)模式不利于新時期人才培養(yǎng)目標(biāo)的實現(xiàn)。與傳統(tǒng)授課不同的是，案例教學(xué)是一種“以參與者為中心”的學(xué)習(xí)方式，其課程的開展采用案例設(shè)計的形式[5-7]，有助于提升學(xué)生理論轉(zhuǎn)化為實踐的能力。本文以算術(shù)邏輯單元（ALU）設(shè)計為例，通過案例分析激發(fā)學(xué)生在數(shù)字電路課程學(xué)習(xí)中發(fā)揮主觀能動性。

數(shù)字電路作為一門理論基礎(chǔ)與工程實踐緊密結(jié)合的專業(yè)基礎(chǔ)課程[8]，尤其需要注重理論與實踐的同步教學(xué)，達到理論指導(dǎo)實踐、實踐鞏固理論的教學(xué)效果。根據(jù)數(shù)字電路的特性，課堂上，教師需要樹立以“學(xué)生為中心”的思想，引導(dǎo)學(xué)生主動自主地學(xué);實踐中，教師需要通過把主動權(quán)交給學(xué)生，激發(fā)學(xué)生的學(xué)習(xí)興趣、求知欲和潛在的學(xué)習(xí)能力，將抽象的數(shù)字電路理論轉(zhuǎn)化為學(xué)生的實踐能力基礎(chǔ)，最終在不斷的實踐中提升學(xué)生的專業(yè)綜合能力和創(chuàng)新思維能力。

本文通過ALU的教學(xué)案例引導(dǎo)學(xué)生利用數(shù)字電路知識進行實踐。ALU是計算機中央處理單元（CPU）中的核心模塊，也是學(xué)生接觸最為廣泛的數(shù)字電路系統(tǒng)。對ALU的設(shè)計一方面能提升學(xué)生對數(shù)字電路系統(tǒng)設(shè)計的興趣;另一方面能加深學(xué)生對數(shù)字電路系統(tǒng)實踐的認(rèn)識。由于ALU是基于指令的工作模式，本案例將首先提供ALU指令集，然后基于指令集設(shè)計數(shù)字電路模塊，最后給出ALU系統(tǒng)的仿真結(jié)果。為驗證ALU系統(tǒng)，本文使用Quartus II[9]與ModelSim[10]軟件對ALU系統(tǒng)進行聯(lián)合仿真。Quartus II用于驗證、綜合ALU系統(tǒng)。考慮到部分版本的Quartus II不提供波形仿真[11]，本文采用ModelSim進行波形仿真，解決部分Quartus II版本不能查看波形的問題。仿真結(jié)果顯示本ALU案例具有正確的波形結(jié)果，表明該ALU內(nèi)部的數(shù)字電路設(shè)計正確有效。

1? 算術(shù)邏輯單元

算術(shù)邏輯單元（ALU）是中央處理器（CPU）的核心計算模塊，如圖1所示。與CPU內(nèi)部其他模塊（如，寄存器、譯碼器、移位器等）不同的是，ALU是唯一用于執(zhí)行計算的模塊。典型ALU包括邏輯運算部件和算術(shù)運算部件。其中，邏輯運算部件執(zhí)行邏輯與、邏輯或、邏輯非、邏輯異或等操作;算術(shù)運算部件執(zhí)行加法、減法、帶進位加、帶進位減等運算。

由于CPU是通過指令來指導(dǎo)操作的系統(tǒng)，因此，ALU數(shù)字電路系統(tǒng)的實現(xiàn)需要根據(jù)指令來進行設(shè)計。不失一般性，本文以16位的指令長度為例進行設(shè)計。

圖2為指令的基本格式，指令長度為16 bits。每條指令由操作碼和操作數(shù)組成。其中，操作碼（4 bits）定義不同的操作類型（如加法、減法等），操作數(shù)（12 bits）用于提供操作所需數(shù)據(jù)的地址（如寄存器的地址）和立即數(shù)等。在本設(shè)計中，操作數(shù)和操作碼的長度分別為12位（Code[11..0]）和4位（Code[15..12]），所有計算數(shù)據(jù)均為無符號數(shù)據(jù)。

為驅(qū)動ALU實現(xiàn)圖1中的各類運算，圖3給出了不同運算類型的操作碼。從圖3中可以看出，操作碼與運算類型間為一對一的關(guān)系，例如操作碼“0001”指示執(zhí)行邏輯或操作。本設(shè)計中涉及8類運算，其中邏輯運算和算術(shù)運算分別有4個。因此，本設(shè)計僅用到操作碼的低3位（23=8），最高位為保留位（Code[15]=0）。

指令除了操作碼外，還含有操作數(shù)（即Code[11..0]）。本設(shè)計僅考慮操作數(shù)為操作碼所對應(yīng)的操作提供輸入數(shù)據(jù)地址。對于不同類型的操作而言，其操作數(shù)格式分為兩類，分別稱為1輸入類型和2輸入類型。1輸入類型對應(yīng)圖3中的邏輯非操作，該操作所對應(yīng)的操作數(shù)僅提供一個輸入數(shù)據(jù)地址;2輸入類型對應(yīng)圖3中的其他類型操作，此類型操作的操作數(shù)部分需要提供兩個輸入數(shù)據(jù)地址。

圖4為1輸入操作數(shù)的指令格式。操作數(shù)（Code[11..0]）分配一部分地址，用來存儲操作數(shù)的寄存器地址，指明該操作的輸入數(shù)據(jù)地址。在實際的ALU計算中，運算部件需要從寄存器中加載數(shù)據(jù)，然后執(zhí)行計算，計算結(jié)果存儲到指定的寄存器中。在16位系統(tǒng)中，寄存器地址的長度為4位（24=16），其對應(yīng)的位置為“11..8”，如圖4的“寄存器A”所示。由于1輸入操作數(shù)的運算部件只需要從一個寄存器中加載數(shù)據(jù)，因此圖4中存在未使用的指令區(qū)域，這里標(biāo)記為保留位，保留位為“7..0”。

與1輸入指令類型相比較，2輸入指令類型需要指定兩個輸入數(shù)據(jù)所在的寄存器地址，如圖5所示。因此，在2輸入指令類型的指令設(shè)計中，存在兩組寄存器地址，如圖5中的寄存器A和寄存器B所示。寄存器A和寄存器B所在的地址區(qū)域分別為“11..8”和“7..4”，每個地址均為4 bits長度，保留位為“3..0”。

為方便起見，對于不同的計算，本文使用Quartus II的器件庫設(shè)計ALU系統(tǒng)，不再設(shè)計器件庫已存在的數(shù)字電路基本單元。接下來將介紹如何根據(jù)指令，利用數(shù)字電路基本單元完成ALU系統(tǒng)的設(shè)計。

2? ALU的電路實現(xiàn)

由于Quartus II軟件支持電路原理圖的仿真模式，ALU電路的實現(xiàn)將基于Quartus II軟件的器件庫，建立ALU指令集與數(shù)字電路之間的直觀聯(lián)系。本文先給出ALU原理圖符號，然后給出ALU的內(nèi)部電路。

圖6為ALU在Quartus II軟件中的原理圖符號。ALU符號左側(cè)為ALU輸入端（共有4個輸入端）。從圖6中可以看出，輸入端包括兩組16 bits數(shù)據(jù)輸入端（DataA[15..0]、DataB[15..0]）、進位輸入端（CYIN）以及控制端（Code[14..12]）。其中DataA[15..0]、DataB[15..0]為ALU各運算提供輸入數(shù)據(jù)，來源于寄存器，這兩組數(shù)據(jù)的取值由圖4、圖5中操作數(shù)部分的寄存器A、寄存器B地址來確定，本設(shè)計默認(rèn)已經(jīng)從相應(yīng)的寄存器地址中讀取出輸入DataA和DataB;CYIN為算術(shù)運算中的帶進位操作提供進位輸入;Code[14..12]是指令集的操作碼部分。根據(jù)操作碼的設(shè)計，操作碼的最高位（Code[15]）不參與ALU運算類型的控制，即該ALU的運算由Code[14..12]確定，如圖6所示。ALU符號右側(cè)為輸出端（共2個輸出端），其中ALUOut為16 bits的數(shù)據(jù)輸出端，Cout為ALU的進位輸出端。

在給出ALU的原理圖符號之后，我們接下來給出該ALU內(nèi)部的具體設(shè)計，分別包括設(shè)計支持圖3中邏輯運算的數(shù)字電路、算術(shù)運算的數(shù)字電路以及ALU選擇輸出模塊的數(shù)字電路，分別如圖7（a）、圖7（b）、圖7（c）所示。

圖7（a）為邏輯運算的電路模塊，支持圖3中的邏輯與、邏輯或、邏輯非以及邏輯異或等4種計算。根據(jù)如圖3所示的操作類型與指令的對應(yīng)關(guān)系，這4種操作由操作碼的Code[13..12]確定。即：Code[13..12]=“00”為邏輯與操作;Code[13..12]=“01”為邏輯或操作;Code[13..12]=“10”為邏輯非操作;Code[13..12]=“11”為邏輯異或操作。為了在Quartus II中實現(xiàn)這4種邏輯操作，本設(shè)計直接從Quartus II器件庫中選擇相應(yīng)的邏輯門電路進行實現(xiàn)。其中，邏輯與操作由AND2器件支持;邏輯或操作由OR2器件支持;邏輯非操作由NOT器件支持;邏輯異或操作由XOR器件支持。根據(jù)指令格式，邏輯非操作（指令格式見圖4）的輸入數(shù)據(jù)為寄存器A中的數(shù)據(jù)DataA（即圖7（a）中NOT器件的輸入端數(shù)據(jù)為DataA）。其余邏輯操作（指令格式見圖5）的輸入數(shù)據(jù)為寄存器A、寄存器B中的DataA和DataB（圖7（a）中其余邏輯門電路的輸入數(shù)據(jù)為DataA和DataB）。

基于上述各邏輯門，為支持由操作碼Code[13..12]確定邏輯運算的唯一輸出，還需要從各邏輯門輸出結(jié)果中進行選擇輸出。本文選用LPM庫中的4選1數(shù)據(jù)選擇器（lpm_mux）實現(xiàn)選擇輸出。如圖7（a）所示，數(shù)據(jù)選擇器的控制端信號為Code[13..12]，輸入端信號為上述各邏輯單元的輸出邏輯值，數(shù)據(jù)選擇器的輸出端（LO）為由Code[13..12]選擇的一個輸入端信號，實現(xiàn)由操作碼Code[13..12]確定唯一邏輯值。

圖7（b）為算術(shù)運算的電路模塊，支持計算加法、減法、帶進位加法以及帶進位減法4種計算。為支持上述4種算術(shù)運算，本設(shè)計采用LPM庫提供的lpm_add_sub器件進行加、減兩類操作。該器件含有4個輸入端和2個輸出端。其中，輸入端包含加減操作控制端（add_sub）、進位輸入端（cin）和2個數(shù)據(jù)輸入端（dataa、datab）;輸出端包含算術(shù)運算輸出端（result）和進位輸出端（cout）。加減操作控制端信號由Code[12]確定（見圖3指令與運算間的對應(yīng)關(guān)系）。由于指令加、減操作與lpm_add_sub內(nèi)部的邏輯相反，因此Code[12]需取反后與lpm_add_sub控制端相連。進位輸入端信號來自外部。本案例在同一器件上實現(xiàn)帶/不帶進位加、減操作，通過選擇器為lpm_add_sub提供進位數(shù)據(jù)，實現(xiàn)為帶進位操作提供進位數(shù)據(jù)（CYIN），如圖7（b）中l(wèi)pm_mux所示。2組輸入端數(shù)據(jù)來源于寄存器數(shù)據(jù)（DataA、DataB）。對于lpm_add_sub的兩組輸出端，result端口輸出運算邏輯值，cout端口輸出進位輸出值，二者的值分別傳輸?shù)紸SO和Coutp。

圖7（c）為選擇輸出模塊。僅由圖7（a）、（b）分別完成邏輯運算和算術(shù)運算后，無法得到操作碼指定的運算值。為了輸出操作碼指定運算的值，本文設(shè)計如圖7（c）所示的選擇輸出模塊。其中，（I）確定ALU的進位輸出值Cout;（II）確定ALU的數(shù)據(jù)輸出值A(chǔ)LUOut。

3? 仿真分析

本文采用Quartus II和ModelSim進行聯(lián)合仿真。其中，Quartus II用于電路原理圖的驗證與綜合，ModelSim用于輸出仿真波形。下面首先介紹仿真設(shè)置，再對仿真結(jié)果進行分析。

3.1? 仿真設(shè)置

本案例所用版本為Quartus II 12.0和ModelSim SE-64 10.0d，其中Quartus II軟件用于設(shè)計和驗證綜合ALU電路，ModelSim軟件用于提供ALU電路的仿真波形圖。Quartus II軟件生成.vo/.vho輸出網(wǎng)表文件供ModelSim軟件使用。

在聯(lián)合仿真中，Quartus II軟件需進行下列必要設(shè)置：（1）指定ModelSim軟件的安裝位置，設(shè)置“Tool name”為ModelSim（從Quartus II軟件的“Tools”—“Options”—“EDA Tool Options”—“ModelSim”進行設(shè)置）;2）添加.vo/.vho測試文件（從Quartus II 軟件的“Assignments”—“Settings”—“EDA Tool Settings”—“Simulation”，勾選“NativeLink settings”的“Compile test bench”，并點擊“Test Benches”添加.vo/.vho測試文件進行設(shè)置）。

在完成上述設(shè)置之后，直接從Quartus II菜單欄的“Tools”—“Run Simulation Tool”中點擊“Gate Level Simulation”進行門級仿真。

3.2? 仿真結(jié)果

該ALU單元內(nèi)部主要包含邏輯運算模塊和算術(shù)運算模塊，如圖7（a）、（b）所示，為驗證ALU內(nèi)部各模塊的運算正確性，仿真結(jié)果將展示ALU內(nèi)部各運算模塊的仿真波形，如圖8、9所示，以及ALU的輸出仿真波形，如圖10所示。仿真周期設(shè)置為100 ns。

圖8為ALU內(nèi)部邏輯運算模塊的仿真結(jié)果，該仿真對應(yīng)的電路圖如圖7（a）所示。該仿真圖中的各信號與圖7（a）一致。DataA、DataB以及Code[14..12]為輸入信號，其他為輸出信號。其中，Code[14..12]為操作碼，取值范圍為“000”到“011”4個數(shù)據(jù)，表示如圖3所示的4種邏輯運算。DataA和DataB為輸入數(shù)據(jù)，長度為16 bits。波形圖中的AND、OR、NOT和XOR分別為邏輯與、邏輯或、邏輯非和邏輯異或操作的值。例如，在0～100 ns內(nèi)DataA=“1000110101100111”，DataB=“0011001001101110”，經(jīng)上述4種邏輯門操作后得到與各邏輯運算一致的值，即：AND=“0000000001100110”、OR=“101111110110 1111”、NOT=“0111001010011000”和XOR=“1011111100001001”。上述運算結(jié)果與各邏輯運算的理論值一致，這表明ALU內(nèi)部的各邏輯門功能正確。

除了上述對各邏輯門的功能驗證之外，圖8中的LO波形用于驗證ALU內(nèi)部邏輯模塊的輸出。LO為操作碼所對應(yīng)的邏輯運算值，具體對應(yīng)關(guān)系如圖3所示。例如，在0～100 ns內(nèi)，Code[14..12]=“000”，則LO輸出邏輯與門的值，即LO=AND=“0000000001100110”。經(jīng)驗證，其余時間內(nèi)的LO波形均為操作碼（Code[14..12]）所指定的運算值。因此，可判定該ALU邏輯運算模塊具有正確輸出。

圖9為ALU內(nèi)部算術(shù)運算模塊的仿真結(jié)果，該仿真對應(yīng)的電路圖如圖7（b）所示。該仿真圖中的各信號與圖7（b）一致。DataA、DataB為輸入數(shù)據(jù)，CYIN為進位輸入。Code[14..12]為操作碼，用于確定算術(shù)運算類型，如圖3所示。ASO和Cout分別為算術(shù)運算模塊的運算值和進位輸出值。本仿真設(shè)置CYIN=“1”。在0～100 ns內(nèi)，Code[14..12]=“100”。根據(jù)圖3所示計算類型，該輸出為加法運算的結(jié)果，DataA+DataB=“1011111111010101”，進位輸出為0，圖9的仿真輸出結(jié)果為ASO=“1011111111010101”，Cout=“0”，表明仿真結(jié)果與實際一致。在200 ns～300 ns內(nèi)，Code[14..12]=“110”，根據(jù)圖3所示計算類型，該輸出為帶進位加法運算的結(jié)果，DataA+DataB+CYIN= “1011111111100010”，進位輸出為0，圖9的仿真輸出結(jié)果為ASO=“1011111111100010”，Cout=“0”。這一仿真結(jié)果與實際一致。相同地，減法與帶進位減法操作同樣能輸出正確邏輯值，這表明ALU內(nèi)部算術(shù)運算模塊具有正確輸出。

圖10為ALU的仿真結(jié)果，對應(yīng)的器件符號如圖6所示。該仿真圖中的各信號與圖6、圖7一致。Code[14..12]操作碼指定一種運算類型，ALUOut輸出Code[14..12]指定的運算值，Cout輸出該運算的進位值。從該波形圖中可以看出，ALUOut和Cout的值均與Code[14..12]操作碼指定運算的值一致，實現(xiàn)了ALU的計算功能。例如，邏輯運算指令時（Code[14..12]=“010”或“011”），此時ALU的輸出端（ALUOut）與LO一致;算術(shù)運算指令時（Code[14..12]=“100”或“101”），ALU的輸出端與ASO一致。

4? 結(jié)? 論

本文以ALU為例進行教學(xué)案例設(shè)計，旨在利用數(shù)字電路知識設(shè)計復(fù)雜數(shù)字電路系統(tǒng)。本案例遵循ALU設(shè)計的一般過程，首先，基于ALU功能設(shè)計指令集;其次，構(gòu)建基于指令集的ALU數(shù)字電路模塊，實現(xiàn)從指令集到數(shù)字電路的轉(zhuǎn)換;最后通過Quartus II和ModelSim軟件進行聯(lián)合仿真，仿真結(jié)果直觀地展示了ALU內(nèi)部主要運算模塊以及ALU單元的正確波形圖，驗證了ALU的功能。本ALU教學(xué)案例利用數(shù)字電路基本單元實現(xiàn)復(fù)雜數(shù)字電路系統(tǒng)，學(xué)生可以通過教學(xué)案例進行自主學(xué)習(xí)，有效提升其設(shè)計復(fù)雜數(shù)字電路系統(tǒng)的實踐能力和創(chuàng)新能力，為其進一步成長為學(xué)習(xí)型的信息人才打下良好的專業(yè)基礎(chǔ)。

參考文獻：

[1] 郭華.深度學(xué)習(xí)的關(guān)鍵是真正落實學(xué)生的主體地位 [J].人民教育，2019（Z2）：55-58.

[2] 李春芳.習(xí)作評改應(yīng)突出學(xué)生的主體性 [J].中文科技期刊數(shù)據(jù)庫（全文版）教育科學(xué)，2017（5）：265.

[3] 李旭，張為公.基于科研項目的數(shù)字電路創(chuàng)新型實驗教學(xué)改革 [J].實驗室研究與探索，2015，34（1）：168-171+209.

[4] 侯艷姣.淺談理論與實踐一體化的電子電工教學(xué) [J].職業(yè)，2021（15）： 83-84.

[5] 宋耘.哈佛商學(xué)院“案例教學(xué)”的教學(xué)設(shè)計與組織實施 [J].高教探索，2018（7）：43-47.

[6] 謝曉專.案例教學(xué)法的升華： 案例教學(xué)與情景模擬的融合 [J].學(xué)位與研究生教育，2017（1）：32-36.

[7] 王亮.“C# 程序設(shè)計”項目案例教學(xué)研究 [J].現(xiàn)代信息科技，2018，2（1）：115-116+119.

[8] 潘曉蘋，但果，陳昕，等.基于CDIO理念的數(shù)字電路實驗教學(xué)改革 [J].實驗室研究與探索，2013，32（8）：400-402+429.

[9] 陳貞.QuartusII軟件中兩種仿真結(jié)果的分析研究 [J].電子技術(shù)與軟件工程，2016，14：98-99.

[10] BUV Prashanth，P Anil Kumar，G Sreenivasulu.Design & Implementation of Floating point ALU on a FPGA Processor [C]//2012 International Conference on Computing， Electronics and Electrical Technologies （ICCEET）.Nagercoil：IEEE，2012：772-776.

[11] SINGH K J，SARKAR S K. Maximum power point tracking controller using P and O algorithm for solar PV array on FPGA [C]//2016 International Conference on Communication and Signal Processing （ICCSP）.Melmaruvathur：IEEE，2016：1878-1883.

作者簡介：陳艷（1991—），女，漢族，湖南常德人，助教，博士，研究方向：FPGA高性能計算。