基于兩級應力隔離的MEMS加速度計封裝設計

鞠莉娜，周 銘，黃艷輝，李 杰，鳳 瑞

(華東光電集成器件研究所，蘇州 215010)

0 引言

微機電系統(Micro-Electro-Mechanical System，MEMS)傳感器因具有體積小、功耗低、易集成、可批量制造等優點而受到了廣泛的關注和應用。然眾所周知，MEMS傳感器在封裝等過程中，由于材料熱膨脹系數不匹配而引入的熱應力，對其性能和可靠性有著顯著影響[1-3]，尤其是基于應力檢測的壓阻式MEMS傳感器[4-5]和基于位移檢測的電容式MEMS傳感器[6]。

為減小封裝應力對MEMS傳感器的影響，基于應力釋放和應力隔離的低應力設計通常被用于MEMS傳感器的封裝設計。文獻[7]提出了一種橫向應力釋放的封裝設計，敏感單元由橫向伸出的懸梁結構支撐，懸梁結構具有完全自由的力學特性，封裝應力通過懸梁被完全釋放。文獻[8]采用雙面鍵合引線實現電互聯并懸浮支撐MEMS芯片，從而使得封裝應力最小化。文獻[9-10]采用了應力緩沖層設計，在MEMS芯片和封裝基板之間增設一層一定厚度特定材料的應力緩沖層，通常采用與MEMS芯片材料熱膨脹系數相近的材料或低彈性模量材料，從縱向釋放封裝應力。文獻[11]提出了一種基于新材料新結構的應力緩沖層設計，采用3D增材工藝制作出多層交叉的多孔應力釋放基板，從而實現低應力高可靠性的封裝設計。文獻[12-14]提出了帶有圖形化的應力隔離層設計，在MEMS芯片和基板間設置應力隔離層，將隔離層底面圖形化用于中心支撐的圓柱，從而降低與基板的粘接面積，實現低應力設計。可見，基于應力緩沖層的低應力封裝設計被廣泛使用，并且通過改進應力緩沖層的材料和結構可以進一步完善設計。

本文提出了一種兩級應力隔離的低應力封裝設計，包括芯片級應力隔離結構和封裝級應力緩沖層，通過應力隔離和應力緩沖大幅降低了封裝應力對MEMS傳感器敏感結構的影響。

1 熱致封裝效應

由封裝結構熱失配引入的應力和結構變形會對MEMS器件性能產生顯著影響，即熱致封裝效應。圖1所示為電容式MEMS加速度計的封裝示意圖，封裝基板上粘接應力釋放基板，應力釋放基板上點膠粘接MEMS芯片。

圖1 MEMS加速度計封裝示意圖Fig.1 Scheme of MEMS accelerometer package

如表1所示，MEMS芯片層(硅材料)、粘膠層(H20E環氧)和基板層(氧化鋁陶瓷)之間的熱膨脹系數不同，溫度變化時，每一層將產生應變ε和應力σ

ε=α(ΔT)

(1)

σ=Eε

(2)

其中，α為熱膨脹系數；ΔT為溫度變化；E為楊氏模量。

表1 封裝結構材料屬性

多層結構由不同材料構成，熱應力最終以彎矩形式作用于多層結構，MEMS芯片將產生彎曲變形。圖2所示為MEMS芯片的典型變形曲面，主要表現為面外位移δdstress，其中ρ為曲率半徑，會影響芯片上的MEMS敏感結構，尤其是平板檢測電容。

(3)

圖2 典型MEMS芯片變形特性Fig.2 Typical characteristic of MEMS chip’s warpage

因此，敏感結構所處芯片區域的曲率半徑ρ越大，應力對敏感結構的影響也就越小。

2 低應力設計與仿真

MEMS加速度計的低應力封裝設計包含芯片級和封裝級兩級應力隔離和緩沖，如圖3所示。芯片級應力隔離結構是在MEMS芯片襯底背面刻蝕一圈閉環深槽，深槽深度約為3/4的襯底厚度，形成應力隔離環，MEMS敏感結構設計在隔離環以內的襯底區域，隔離環外圍為粘片區域。設計的應力隔離環一方面具有足夠的剛度，從而使整個結構在各種振動或加速狀態下是相對穩健的；另一方面具備一定的柔度產生形變以釋放封裝應力，從而對隔離環內外的應力進行分割，大幅降低了隔離環以內襯底區域的應力。

圖3 低應力封裝結構剖面示意圖Fig.3 Profile of the proposed low stress package structure

封裝級應力釋放設計是在MEMS芯片和封裝基板之間設置厚度為300～400μm的硅基應力緩沖層，一方面在縱向釋放來自封裝基板和外界的應力，另一方面與MEMS芯片材料熱匹配。粘片膠采用H20E環氧導電銀漿。

采用仿真模擬手段對上述低應力封裝設計進行驗證。首先建立三維封裝模型，采用ANSYS有限元分析軟件對封裝設計進行仿真模擬，分別模擬了無低應力設計(原始封裝方案)、芯片級應力隔離設計、封裝級應力緩沖設計和兩級應力隔離設計四種封裝，通過對比MEMS敏感結構所處襯底區域的應力和曲率半徑來比較不同封裝設計的應力隔離/釋放效果。圖4所示為芯片級應力隔離設計的應力仿真結果，(a)為無應力隔離結構，(b)為有應力隔離結構。相同的封裝條件下，芯片級應力隔離設計將敏感結構所在襯底區域的應力降低了近1個數量級，且應力分布更為均勻，應力越小表明隔離環以內襯底區域的彎曲變形越小。仿真結果表明，隔離環的柔性較好地釋放了傳遞向敏感結構的封裝應力。

(a)無應力隔離

(b)有應力隔離圖4 芯片級應力隔離結構仿真驗證Fig.4 Simulation verification of the chip-level stress isolation

圖5所示為設計應力緩沖層的應力仿真結果，(a)為不帶緩沖層，(b)為帶有緩沖層。通過對比發現，應力緩沖層設計將敏感結構所處襯底區域的應力降低為原來的1/2～1/3。

(a)不帶緩沖層

(b)帶有緩沖層圖5 封裝級應力緩沖層仿真驗證Fig.5 Simulation verification of the package-level stress buffer layer

圖6(a)和(b)所示分別為-40℃和80℃環境下MEMS芯片的溫度分布云圖，熱仿真結果表明提出的低應力封裝設計具有良好的導熱性，能快速建立熱平衡。這是因為所用的硅基應力緩沖層和環氧導電銀漿均為熱的良導體，保證了MEMS加速度計較低的溫度遲滯特性。

(a)-40℃環境下

(b)80℃環境下圖6 MEMS芯片溫度分布云圖 Fig.6 Temperature distribution of MEMS chip

本文MEMS加速度計采用蹺蹺板敏感結構，敏感電容是由可動質量塊和附著在襯底的下平板組成的平行板檢測電容。從上述熱-結構耦合仿真模型中提取下平板的位移數據，經插值和數值積分可以得出平板檢測電容與溫度的關系曲線，如圖7所示，包含上述四種封裝方案的仿真對比，ΔC0為溫度變化導致的電容變化量，C0為初始靜態電容。從曲線可知，芯片級應力隔離設計比封裝級應力緩沖層設計更為有效；在-40℃～85℃的工作溫度范圍內，無低應力封裝設計的相對電容變化約為9%，而采取芯片級和封裝級兩級應力隔離封裝設計的相對電容變化約為1.1%，可見加速度計敏感電容的溫度特性改善了8倍左右。

圖7 低應力封裝設計方案仿真對比Fig.7 Simulated comparison of low stress package designs

3 粘接應力分析

封裝應力除了源自封裝基板與MEMS芯片的熱失配外，當采用低應力設計時，因粘片膠與MEMS芯片熱失配而產生的粘接應力同樣需要分析優化。對MEMS芯片與應力緩沖層之間的粘膠方式進行了四種設計，如圖8所示，包括(a)整面粘接、(b)X軸對稱三點膠粘接、(c)Y軸對稱三點膠粘接和(d)對稱四點膠粘接。

圖9所示為四種粘接方式的有限元應力仿真對比，仿真結果表明，整面粘接應力最大，三點膠粘接應力最小但應力分布不均勻，四點膠粘接應力較小且最對稱，同時考慮粘接強度等可靠性因素，優選四點膠粘接方案。

(c)Y軸對稱三點膠粘接

(d)對稱四點膠粘接

(a)整面粘接

(b)X軸對稱三點膠粘接

(c)Y軸對稱三點膠粘接

(d)對稱四點膠粘接

4 低應力工藝控制研究

采用人工粘接很難實現均勻的四點膠粘接，這將影響MEMS加速度計的溫度特性和一致性，因此工藝加工中采用粘接一致性較好的自動點膠機。影響自動點膠的關鍵因素包括針頭直徑、點膠閥門轉速和點膠時間等，以及針頭下落/拉起速度、點膠閥門回轉時間等輔助因素。通過分組實驗，確定采用較小直徑和較慢轉速的參數組合可以獲得較好的點膠精度(如表2)，通過控制點膠時間可以獲得不同尺寸和厚度的粘接點。

表2 自動點膠分組實驗列表

仿真分析表明，粘接面積越小、粘膠厚度越厚，粘接應力越低，但也存在粘接強度不足的風險。對多種直徑粘接點粘接的MEMS芯片進行剪切強度試驗，得到表3所示的粘接點直徑與粘接強度對應關系。綜合MEMS加速度計的全溫性能和可靠性試驗結果，確定四個粘接點的直徑在0.7mm左右時，如圖10所示，達到粘接強度和粘接應力的最優化；而當粘接點直徑低于0.5mm時，粘接強度無法滿足要求。

表3 粘接點直徑與粘接強度對應關系

圖10 優化后的四點膠粘接Fig.10 Optimized die attach with four bonding dots

5 實驗結果

對采用上述低應力封裝設計批量試制的95只量程±50g的MEMS加速度計進行系統的性能評價，采用標準差進行統計，數據分布及統計結果如圖11所示。其中，1h零偏的零偏穩定性(1σ)均值為92×10-6g、標準差為31×10-6g；7次30min斷電間隔的逐次零偏重復性(1σ)均值為45×10-6g、標準差為14×10-6g；零偏溫度系數均值為243×10-6g/℃、標準差為75×10-6g/℃。實驗結果表明，與原來未采用低應力封裝設計且同型敏感結構的加速度計零偏溫度系數均值1450×10-6g/℃相比，95只加速度計的零偏溫度系數改善了近5倍，且具有較好的一致性。

(a)零偏穩定性

(b)零偏重復性

(c)零偏溫度系數圖11 95只加速度計指標統計Fig.11 Index statistics of 95 accelerometers

6 結論

本文提出的基于兩級應力隔離的低應力封裝設計，包含獨特的芯片級應力隔離結構和封裝級應力緩沖層，研究發現：

1)芯片級應力隔離比封裝級應力緩沖效果更好，同時采用兩級應力隔離可以將MEMS加速度計敏感電容的溫度特性改善8倍左右，實驗對比結果顯示,加速度計的零偏溫度系數改善5倍左右；

2)仿真對比了整面粘片、三點膠粘片和四點膠粘片，整面粘片應力最大，對稱的四點膠粘片兼具對稱性、粘接強度和較低應力是最優化方案，點膠直徑優選0.7mm左右；

3)低應力封裝設計可以提高MEMS加速度計的零偏穩定性、零偏重復性和溫度系數等技術指標，同時還改善了加速度計之間的一致性，利于批量制造。