一種帶有曲率補償的CMOS帶隙基準電壓源

摘 要：為降低傳統雙極結型晶體管（Bipolar Junction Transistor，BJT）型帶隙基準源溫度系數高的問題，提出了一種帶有高階曲率補償的帶隙基準電壓源，極大降低了帶隙基準源的溫度系數.設計基于傳統BJT型帶隙基準電路，采用高階曲率補償電路對溫度系數進行優化，并采用折疊式cascode運算放大器和自偏置cascode電流鏡對輸入電壓范圍進行優化.設計的帶隙基準源具有低溫度系數、高電源電壓抑制比、結構簡單的優點，是各類片上系統的優良選擇.

關鍵詞：帶隙基準；運算放大器；曲率補償；溫度系數；Cadence仿真

中圖分類號：TN433文獻標志碼：A

如今，小型、低成本、低功耗的模擬集成電路在消費電子、汽車應用和工業環境中起著極其重要的作用，如智能可穿戴設備和健康檢測系統［1-3］.基準電壓源亦是模擬集成電路的重要組成部分，如ADC（模數轉換電路）、LDO（低壓差線性穩壓器），故基準電壓源性能會直接影響模擬集成電路的整體性能［4-5］.而溫度系數、電源電壓抑制比作為衡量基準電壓源性能的重要參數，因此設計一種低溫度系數、高電源電壓抑制比的基準電壓源具有重要意義.

目前，基準電壓源是由掩埋齊納二極管、XFET（外加離子注入場效應管）和帶隙基準源三種方式來實現［6］.雖然，掩埋齊納二極管和XFET基準源在精度、穩定性等方面均優于帶隙基準電壓源，但是，由于其制造工藝不能與標準CMOS工藝兼容，導致成本過高，故帶隙基準電壓源仍是基準電壓源的首選.帶隙基準電壓源技術是由Robert Wildlar在1971年首次提出，由于其結構簡單，且輸出電壓與電源電壓近似無關，在一定溫度條件范圍內輸出電壓與溫度近似無關，與制作工藝近似無關，功耗低與CMOS工藝兼容等優點，被廣泛使用，并成為帶隙基準電壓源的基礎［7］.由于帶隙基準電壓源的普遍性和重要性，使其一直以來都是國內外學者研究的熱門話題，并在Wildlar結構的基礎上針對溫度系數、電源電壓抑制比、溫度范圍、功耗、穩定度等參數進行優化，使得滿足不同使用環境的帶隙基準電壓源相繼問世.

為進一步對溫度系數、電源電壓抑制比等參數進行優化，本文設計了一種帶有曲率補償的CMOS帶隙基準電壓源，設計基于傳統BJT型帶隙基準電路，引入高階曲率補償電路，并盡量減少MOS管的使用，使設計出的帶隙基準電壓源結構簡單且溫度系數大大降低.

1 BJT型帶隙基準電路基本原理

帶隙基準電壓源是由負溫度系數電壓VCTAT和正溫度系數電壓VPTAT，按照一定的比例權重相加，從而得到一個具有零溫度系數的電壓［8］.負溫度系數表達式如式（1）所示，是由pn結二極管的正向電壓VBE來產生［9］.

2.2 偏置電路及運算放大器設計

如圖3（b）所示，偏置電路采用由MN3，MN4以及R0組成的自偏置cascode電流鏡結構，而不采用圖2的普通cascode電流鏡結構.由圖3（b）可以寫出普通cascode電流鏡Vout最小輸出電壓Vout_min=VGS3+VGS1-VTH1=2VOD+VTH，可知，Vout最小輸出電壓消耗了一個閾值電壓的余度.

為了避免過多的消耗電壓余度，故而采用自偏置cascode電流鏡.如圖3（b）所示的自偏置cascode電流鏡使用電阻R0來調節MN4的VGS，使得MN5和MN6的VGS下降，由此來獲得較低的電壓余度.當電源電壓較低時各MOS管仍能處于飽和區，偏置電路可以正常工作.同時作為PSRR增強電路，以提高低頻時的電源電壓抑制比［12］.此時可以寫出自偏置cascode電流鏡Vout最小輸出電壓為：Vout_min=VGS4+（VGS3-VTH）-VTH=2VOD，可以看出自偏置cascode電流鏡相比于普通cascode電流鏡的電壓余度減小了一個閾值電壓VTH.

本文運放采用折疊式cascode運算放大器如圖3（b）所示.折疊式cascode運算放大器相對比于傳統運算放大器，具有匹配性好，瞬態相應快，速度高等優點被廣泛使用在各種實際應用中［13］.由MP4和MP5作為cascode運放第一級差分輸入，MP6和MP7組成電流鏡結構，單端輸出的Vout作為輸出端.其中，在cascode運放差分輸入端使用MP4和MP5兩只PMOS管，可以有效地降低輸出的1/f噪聲并可以提高cascode尾電流源的電壓余度［14］.

2.3 啟動電路設計

啟動電路是電路正常運行必不可少的部分［15］.啟動電路有兩點最基本的要求：1）在電源電壓上電的時候能夠保證核心電路正常工作，2）在核心電路正常工作之后，能夠自行關閉，以免對核心電路正常工作產生影響.本文的啟動電路如圖3（a）所示，僅由MP1，MN1和MN2三只MOS管組成.

當電源電壓上電之后，除啟動電路中之外的電路中均無電流流過，MP1導通，MN2的柵電壓被迅速提升，導致MN2的漏電壓降低，使得偏置電路和電流鏡快速導通，核心電路正常工作.當MN1柵極感應到Vref產生，MN1導通，MN2的柵電壓被迅速拉低，MN2截止，啟動電路關閉，避免對核心電路產生影響.

2.4 帶隙基準電壓源整體電路結構設計

本文設計的帶隙基準電壓源整體電路結構圖如圖3所示.由啟動電路、折疊式cascode運算放大器、帶隙基準核心電路、二階曲率補償電路組成.在圖3（b）所示的折疊式cascode運算放大器中，在運放的輸出節點Vout增加對地的補償電阻RC和電容CC，用于優化PSRR.將圖1中的電阻R2和R3分成如圖3（c）所示由完全相等的電阻R2，R3和R4，R5串聯.這樣可以降低運放輸入的共模電平，從而降低整體電路的最低工作電壓.

3 實驗結果分析

本文電路實驗仿真基于中芯國際SMIC 0.13 μm工藝，Cadence軟件進行.仿真結果表明，在TT工藝角，環境溫度27 ℃，電源電壓VDD為3 V，溫度范圍為-55～135 ℃的條件下，二階曲率補償前的溫度系數為10.91×10-6℃-1，曲率補償后的溫度系數僅為0.51×10-6℃-1，溫度特性對比曲線如圖4所示，從圖4可以看出經二階曲率補償后極大降低了帶隙基準電壓源的溫度系數.

圖5為在不同工藝角的溫度特性變化特性曲線，在SS工藝角，環境溫度135 ℃下，溫度系數為1.61×10-6℃-1；在FF工藝角，環境溫度-55 ℃下，溫度系數為12.44×10-6℃-1.

圖6所示為在TT工藝角，在溫度范圍為-55～135 ℃，電源電壓范圍為1.7～4.1 V的條件下所對應的溫度系數TC變化曲線.在最低電源電壓為1.7 V，溫度系數為17.94×10-6℃-1；在最高電源電壓為4.1 V，溫度系數為17.29×10-6℃-1.圖6表明當電源電壓在1.7～4.1 V范圍內時，本文帶隙基準電路能以溫度系數小于20×10-6℃-1穩定運行.

圖7給出了本文帶隙基準的電源電壓抑制比PSRR特性曲線，頻率為10 Hz時，電源電壓抑制比為-79.2 dB；頻率為10 kHz時，仍有-39.78 dB，具有較為良好的電源電壓波動抑制能力.

為了分析工藝變化及容差對本文帶隙基準電路的影響，故進行300次蒙特卡羅仿真［16］.Vref溫度特性的變化曲線如圖8（a）所示，可以看出大多數曲線分布在800 mV附近.基準輸出電壓統計結果如圖8（b）所示，基準輸出電壓整體圖形呈正態分布，平均輸出電壓為799.993 mV，標準差為51.567 mV.

如本文電路的版圖設計（見附圖Ⅰ）采用共質心匹配原則、對稱性布局、添加Dummy器件等方式來減小閂鎖和寄生效應，并通過了DRC（設計規則檢查）和LVS（電路圖版圖一致性檢查）.最終完成的帶隙基準電壓源的版圖面積約為0.039 mm2（230 μm×169 μm）.表1列舉了本設計與參考文獻帶隙基準電壓源的參數對比.

4 結 論

本文電路采用高階曲率補償，在仿真環境下取得極低的溫度系數.仿真結果表明，在電源電壓為1.7～4.1 V，溫度范圍為-55～135 ℃的條件下，溫度系數為0.51×10-6℃-1，電源電壓抑制比為-79.2 dB@10 Hz，滿足曲率補償后低溫度系數設計的目標要求.本文電路設計實現電路結構簡單，溫度系數低，PSRR高等優點，可適用于對溫度系數要求較高的電源管理類芯片中.

附 錄

附圖見電子版（DOI：10.16366/j.cnki.1000-2367.2023.01.011）.

參 考 文 獻

［1］ "CHANG Y，ZUO J J，ZHANG H N，et al.State-of-the-art and recent developments in micro/nanoscale pressure sensors for smart wearable devices and health monitoring systems［J］.Nanotechnology and Precision Engineering，2020，3（1）：43-52.

［2］陳皓勇，蔡偉鈞，陳健潤.能量與信息融合的電力物聯網技術［J］.電力系統保護與控制，2021，49（22）：8-17.

CHEN H Y，CAI W J，CHEN J R.Power Internet of Things technology with energy and information fusion［J］.Power System Protection and Control，2021，49（22）：8-17.

［3］王延峰，申永鵬，唐耀華，等.雙碳目標下NB-IoT能源物聯網安全構架及關鍵技術［J］.電力系統保護與控制，2022，50（8）：179-187.

WANG Y F，SHEN Y P，TANG Y H，et al.Framework and key technologies for NB-IoT energy Internet of Things to achieve carbon peak and neutrality goals［J］.Power System Protection and Control，2022，50（8）：179-187.

［4］汪振民，楊光.具有高穩定度的低壓帶隙基準源［J］.微波學報，2020，36（S1）：246-249.

WANG Z M，YANG G.Low voltage bandgap reference source with high stability［J］.Journal of Microwaves，2020，36（S1）：246-249.

［5］岳舟.高電壓增益混合型DC-DC變換器研究［J］.電力系統保護與控制，2021，49（21）：113-122.

YUE Z.A hybrid DC-DC converter with higher voltage gain［J］.Power System Protection and Control，2021，49（21）：113-122.

［6］陸云，李嚴，董子剛，等.基于MOS技術的基準源電路研究進展［J］.微電子學，2014，44（2）：218-224.

LU Y，LI Y，DONG Z G，et al.Progress in the development of MOS-based reference source circuits［J］.Microelectronics，2014，44（2）：218-224.

［7］吳金，姚建楠，常昌遠.CMOS模擬IP線性集成電路［M］.南京：東南大學出版社，2007：67-68.

［8］譚傳武，傅宗純.改進型自偏置帶隙基準源電路設計［J］.電子設計工程，2021，29（13）：47-50.

TAN C W，FU Z C.Desiqn of an improved self biased bandgap reference circuit［J］.Electronic Design Engineering，2021，29（13）：47-50.

［9］KEAT C，KANESAN J，RAMIAH H.Low-voltage，high-precision bandgap current reference circuit［J］.IETE Journal of Research，2012，58（6）：501.

［10］SUN N，SOBOT R.A low-power low-voltage bandgap reference in CMOS［C］//CCECE.Calgary：［s.n.］，2010：1-5.

［11］XU L，NIU P J，FU X S，et al.Design of Bandgap Reference in Switching Power Supply［J］.Semiconductor Photonics and Technology，2009，15（02）：101-104.

［12］DEY A，BHATTACHARYYA T K.A CMOS bandgap reference with high PSRR and improved temperature stability for system-on-chip applications［C］//2011 IEEE International Conference of Electron Devices and Solid-State Circuits.Tianjin：IEEE，2011：1-2.

［13］FAR A.A 220nA bandgap reference with 80dB PSRR targeting energy harvesting［C］//2016 IEEE Canadian Conference on Electrical and Computer Engineering.Vancouver：IEEE，2016：1-4.

［14］ZHOU Z X，LAI Q T，JIANG Y，et al.A high PSRR bandgap reference［J］.Microelectronics amp; Computer，2019，36（05）：1-4.

［15］王梓淇，王永順，陳昊.一種超低功耗的全CMOS基準電壓源設計［J］.現代電子技術，2020，43（16）：1-3.

WANG Z Q，WANG Y S，CHEN H.An ultra-low power consumption full-CMOS reference voltage source design［J］.Modern Electronics Technique，2020，43（16）：1-3.

［16］馬燕峰，駱澤榕，趙書強，等.基于改進蒙特卡洛混合抽樣的含風光電力系統風險評估［J］.電力系統保護與控制，2022，50（9）：75-83.

MA Y F，LUO Z R，ZHAO S Q，et al.Risk assessment of a power system containing wind power and photovoltaic based on improved Monte Carlo mixed sampling［J］.Power System Protection and Control，2022，50（9）：75-83.

A CMOS bandgap voltage reference with curvature compensation

Du Wenhe， Yang Ke， Kang Jiahao， Pan Jingxue， Xu Zheng

（College of Communication and Electronic， Qiqihar University， Qiqihar 161006， China）

Abstract： In order to reduce the problem of high temperature coefficient of the traditional BJT bandgap reference source， a bandgap voltage reference source with high-order curvature compensation is proposed， which greatly reduces the temperature coefficient of the reference source. Based on a traditional BJT bandgap reference circuit， a high-order curvature compensation circuit is used to optimize the temperature coefficient， and a folded cascode operational amplifier and a self-biased cascode current mirror are used to optimize the input voltage range. The bandgap reference source designed in this paper has the advantages of low temperature coefficient， high power supply rejection ratio and simple structure， and is therefore a superior choice for System on Chip.

Keywords： bandgap reference; operational amplifier; curvature compensation; temperature coefficient; Cadence simulation

［責任編校 楊浦 劉洋］

收稿日期：2022-05-09;修回日期：2022-07-04.

基金項目：黑龍江省教育廳科學研究項目（12521603）.

作者簡介（通信作者）：

都文和（1970-），男，黑龍江齊齊哈爾人，齊齊哈爾大學教授，博士，研究方向為大氣光學、衛星激光通信、集成電路設計，E-mail：atocom@163.com.