短溝道效應出現時InAlN/GaN HEMTs的內部電子分布

摘"要：憑借二維器件仿真，從器件內部電子分布角度，直觀且系統地展示了InAlN/GaN高電子遷移率晶體管直流特性上短溝道效應的發生。結果顯示柵長（LG）縮短會減小柵極對柵下的電導率調控范圍，同時由VDS產生的源漏電場（EDS）一定程度上會削弱柵控能力；當橫縱比（LG/d，d是柵極到溝道的距離）不足時，在柵下調控較弱的位置（在緩沖層深處），EDS導致連通源、漏極的泄漏電流通路的形成；縮短LG或增大VDS都會增加該泄漏通路的導電性。該泄漏通路的導電性越強，器件短溝道效應越嚴重。

關鍵詞：InAlN/GaN；高電子遷移率晶體管（HEMTs）；短溝道效應；直流特性；仿真

Electron"Distribution"inside"InAlN/GaN"HEMTs

When"Shortchannel"Effects"Emerge

Han"Tiecheng1"Peng"Xiaocan2

1.School"of"Electronics"and"Control"Engineering，North"China"Institute"of"Aerospace"Engineering

HebeiLangfang"065000；

2.School"of"Remote"Sensing"and"Information"Engineering，North"China"Institute"of"Aerospace"Engineering

HebeiLangfang"065000

Abstract：With"twodimensional"device"simulation，the"occurrence"of"shortchannel"effects（SCEs）on"the"directcurrent"characteristics"of"InAlN/GaN"high"electron"mobility"transistors"is"demonstrated"intuitively"and"systematically"from"the"viewpoint"of"electron"distribution"inside"the"devices.The"results"show"that"the"shortening"of"the"gatelength（LG）decreases"the"range"of"the"conductivity"regulation"under"the"gate；The"sourcedrain"electric"field（EDS）generated"by"the"VDSto"a"certain"extent"weakens"the"ability"of"gatenbsp;control；When"the"aspect"ratio（LG/d，d"is"the"distance"from"the"gate"to"channel）is"insufficient，the"EDSleads"to"the"formation"of"a"leakage"current"channel"connecting"the"source"and"the"drain"in"a"weakly"regulated"location"under"the"gate（deep"in"the"buffer）；Either"shortening"the"LGor"increasing"the"VDSincreases"the"conductivity"of"this"leakage"current"channel.The"more"conductive"this"leakage"path"is，the"more"severe"the"SCEs"of"the"device.

Keywords：InAlN/GaN；High"electron"mobility"transistors（HEMTs）；Shortchannel"effects；Directcurrent"characteristics；Simulation

由于勢壘層薄和異質界面極化不連續度大，近晶格匹配In0.17Al0.83N/GaN高電子遷移率晶體管（HEMTs）在高頻和高功率應用中具有很大優勢［12］。參考文獻［3］中的學者在硅襯底上生長了55nm柵長的InAlN/GaN結構。在175nm源漏間距下，該器件的最大漏電流和電流增益截止頻率分別達到了2.8"A·mm-1和250GHz。參考文獻［4］中的學者在SiC襯底上制作了40nm"T形柵的InAlN/GaN結構，獲得的功率增益截止頻率為405GHz。

為提高GaN"HEMTs的工作頻率，縮短柵長（LG）是必要的。然而，柵長的大肆縮短，會導致器件直流特性上出現不希望的短溝道效應（SCEs），如閾值電壓（VTH）負漂移、軟關斷（高亞閾值擺幅）、穿通等，且這些負面效應的嚴重程度與漏源電壓（VDS）關系密切。在GaN"HEMTs設計中，參考文獻［5］中的學者和參考文獻［6］中的學者提出橫縱比（LG/d，d是柵極到溝道的距離）至少需要達到15，SCEs對器件電學特性的影響才會微乎其微。與AlGaN/GaN"HEMTs相比，InAlN/GaN"HEMTs具有更薄的勢壘層，因此更高的LG/d有助于LG的進一步縮短。但當LG縮短到100nm以下時，InAlN/GaN"HEMTs的SCEs仍不能忽略。在直流特性上，雖然SCEs出現原因被證明是LG縮短導致柵控能力下降，使得柵極無法有效調制緩沖層深處的電導率［7］，但直觀明了且系統性地展示SCEs出現時，器件內部的電子分布情況仍然缺乏。

通過二維器件仿真，從器件內部電子分布角度，定性分析SCEs在InAlN/GaN"HEMTs直流特性上的出現過程。兩種情景下的轉移特性和相應的器件內部電子分布被仿真。（1）當VDS固定到7V時，LG從270nm縮短到40nm；（2）當VDS分別為2V、7V、13V和20V時，LG分別固定在70nm和270nm。

1"器件描述和物理建模

圖1顯示了In0.17Al0.83N/GaN"HEMT結構圖。外延結構包括8nm無故意摻雜的InAlN勢壘層，1nm"AlN空間層和2μm半絕緣GaN緩沖層。源漏間距（LSD）為2μm。在源漏間距的中心，定義了70nm的T形柵，并沉積Ni/Au金屬堆以形成肖特基接觸。最后沉積SiN以鈍化器件表面。

使用漂移擴散傳輸模型完成仿真。其他重要物理模型包括極化效應、SRH、低場和高場遷移率等。

在上層/下層異質界面間的極化電荷密度σ［C·m-2］可以描述為［8］：

σ=P（lower）-P（upper）（1）

PSP（AlxIn1-xN）=-0.090x-0.042（1-x）+0.070x（1-x）（2）

PPE（AlxIn1-xN/GaN）=-0.0525x+0.148（1-x）+

0.0938x（1-x）（3）

其中，每層的總極化（P）為自發極化（PSP）和壓電極化（PPE）之和。對于GaN，PSP為-0.034C·m-2。由于位錯和大氣的影響，仿真使用的極化值為理論值的0.87倍。

對于電子的低場遷移率模型表示為［9］：

1μ0（T，N）=aNNrefT300-1.5×ln1+3T3002NNref-2/3

+bT3001.5+cexp（1065/T）-1（4）

μ0（T，N）為與摻雜（N）和晶格溫度（T）相關的遷移率。

高場遷移率描述如下：

μ（E）=μ0（T，N）+vsatEn1-1En1CN1+ANNEECNn2+EECNn1（5）

E和vsat分別為電場強度和電子飽和速度。ECN、ANN、n1和n2的取值來自參考文獻［10］。

在異質結構中，密度為1×1016cm-3的無故意n型摻雜被假設。為形成半絕緣緩沖層，額外p型摻雜被引入。在緩沖層中，假設了密度為4.3×1016cm-3和其能級距導帶底為0.5"eV的類受主陷阱。在勢壘層表面，低密度的類施主態被認為是二維電子氣的主要來源。在SiN/InAlN界面，密度為3.86×1013cm-2的類施主陷阱被引入，其能級距導帶底0.42"eV。

2"結果與討論

本文模擬仿真了兩種情景的轉移特性和對應的器件內部電子分布：（1）當VDS固定到7V時，LG從270nm縮短到40nm；（2）當VDS分別為2V、7V、13V和20V時，LG分別固定在70nm和270nm。

2.1"VDS固定，LG縮短

將VDS固定在7V，當LG從270nm縮短到40nm時，首先研究了器件轉移特性變化，如圖2所示。柵極到溝道層的距離（d=dInAlN+dAlN）為9nm。隨著LG縮短，IDS的最大值從1.15A·mm-1增加到1.49A·mm-1。特別是當LG縮短到130nm（LG/d≈14.4）以下，IDS的增幅［圖2（a）］開始變得明顯。可以清楚地看到，在VGS=-5V時，LG越小，IDS越大。亞閾值擺幅（SS）表示，當亞閾值電流減小一個數量級時所需要的VGS變化，它反映了器件的關斷效率。從圖2（b）中可知，隨著LG縮短，SS會不斷增加。

從器件內部電子分布角度，在LG縮短過程中，定性分析了轉移特性上SCEs的發生過程。圖3（a）顯示了當VDS=0V，VGS=-5V時，LG從40nm變化到160nm時的器件內部電子分布情況。需要說明的是，電子密度越高，代表該區域電導率越大。結果顯示柵極正下方會出現一個耗盡區域，且該區域面積隨LG縮短而減小，這暗含著柵極對柵下區域的調控能力減小。

與VDS=0V情況相比，在相同LG下，VDS=7V時的柵下耗盡區會明顯萎縮一部分［圖3（b）］。因此，VDS產生的源漏電場（EDS）會減小該耗盡區面積（削弱柵控能力）。在LG=40mm-100nm情況中，明顯的泄漏電流通路會在耗盡區外圍一定范圍內形成［圖3（b）］。LG越小，泄漏電流路徑上的電導率越高。這可以解釋圖2（b）中，器件LG越小，VGS=-5V時的IDS越大。LG=160nm情況中，在VDS=7V條件下，只有不太明顯的泄漏電流通路。因此，繼續增大LG，泄漏通路將變得更加不明顯。

理論上，在柵極上施加VGS，通過調控柵下區域的電導率，來有效控制源、漏極間的漏電流傳導和關斷。但隨著LG縮短，柵的調控范圍在減小。如果LG縮短到100nm以下（LG/d不足），當VDS=7V，VGS=-5V時的柵控能力不足以有效屏蔽VDS在源、漏間產生的EDS，并且一定程度上柵控范圍也會被其削弱。從而，在柵耗盡區以外（受柵極調控較弱）的一定范圍內，形成明顯的泄漏電流通路，來連通源、漏極。這就是當VDS固定，縮短LG在直流特性上出現SCEs的原因。

2.2"VDS增加，LG固定

隨著VDS（2V、7V、13V和20V）增加，分別研究了不同LG（70nm和270nm）器件轉移特性的變化，如圖4（a）和（b）所示。圖4（a）顯示了對于LG=70nm（LG/d≈7.8）的器件，IDS、SS和VTH與VDS關系呈強相關。與LG=270nm（LG/d=30）器件相比，VDS的增加對VTH和SS的影響微不足道［如圖4（b）］，在關斷區，不同VDS下的IDS略有不同，但差別不大。當VDS=2V時，不論LG=70或270nm器件，可以保持相對恒定的VTH。在LG=70nm器件中，VTH負漂移隨VDS繼續增大變得顯著。在LG=270nm器件中，VTH幾乎不變。因此，高LG/d器件能更好地抵御VDS對直流特性的影響。對于短柵器件，VDS越大，器件的SCEs越嚴重。

通過器件內部電子分布，分析了在不同VDS下，LG=70nm和270nm器件轉移特性存在明顯差異的原因（如圖5所示）。

對于LG=70nm器件［圖5（a）］，當VDS=2V，VGS=-5V時，柵下僅存在極不明顯的泄漏電流通路，器件電流在10-6A·mm-1以下，近乎被有效關斷［如圖4（a）］。一方面，當VDS增加到7V，甚至到13V時，由VDS產生的源、漏極間電場也會不斷增加，使得緩沖層深處的泄漏電流通路變得明顯。另一方面，VDS繼續增加，會減小柵控能力（柵下耗盡區萎縮）。根據上述兩方面原因，VDS增加會使泄漏電流通路變得不斷明顯，在縱向深度上也不斷擴大，因此需要更負的VGS才能關斷器件，這就解釋了為什么VDS越高，VTH負漂移越嚴重［圖4（a）］。

在LG=270nm器件中［圖5（b）］，可以明顯看到，VDS的增加會使柵下耗盡區萎縮明顯。然而LG=270nm器件具有充足的柵極調控能力，即便VDS=13V，柵下泄漏電流通路也不明顯。此外，從圖5（b）中可以看出，VDS增加仍然會導致泄漏電流通路的電導率略有增加，但不明顯。這可以解釋為什么隨著VDS的增加，在LG=270nm情況中，VGS=-5V時的IDS會略有增加［圖4（b）］，而VTH和SS幾乎不變。

從上述結果可以看出，在短柵器件中，器件的開啟和關斷由VGS和VDS共同決定。當器件LG/d不足時，VDS的增加會使泄漏電流通路的電導性和縱向深度范圍均增加。所以，GaN"HEMTs的SCEs對直流特性影響程度與泄漏電流通路電導性的強弱關系密切。

3"結論

憑借二維器件仿真，從器件內部電子分布角度，直觀且系統地展示了InAlN/GaN"HEMTs直流特性上短溝道效應的發生過程，研究結果顯示LG縮短會減小柵極對柵下電子的調控范圍；由VDS產生的EDS一定程度上會削弱柵控能力；當LG/d不足時，EDS在柵下調控較弱的位置，形成連通源、漏的泄漏電流通路；縮短LG或增大VDS都會增加該泄漏電流通路的導電性，其導電性強弱和器件短溝道效應的嚴重程度息息相關。

參考文獻：

［1］HAN"T"T，DUN"S"B，LV"Y"J，et"al.70nmgated"InAlN/GaN"HEMTs"grown"on"SiC"substrate"with"fT=fmaxgt;160"GHz［J］.Journal"of"Semiconductors，2016，37：024007.

［2］CUI"P，ZENG"Y.Scaling"Behavior"of"InAlN/GaN"HEMTs"on"Silicon"for"RF"Applications［J］.Scientific"Reports，2022，12（1）：16683.

［3］LI"L，NOMOTO"K，PAN"M，et"al.GaN"HEMTs"on"Si"with"regrown"contacts"and"cutoff/maximum"oscillation"frequencies"of"250/204"GHz［J］.IEEE"Electron"Device"Letters，2020，41（5）：689692.

［4］FU"X"C，LV"Y，ZHANG"L"J，et"al.Highfrequency"InAlN/GaN"HFET"with"fmax"over"400GHz［J］.Electronics"Letters，2018，54（12）：783785.

［5］GUERRA"D，AKIS"R，"MARINO"F"A，Et"al.Aspect"ratio"impact"on"RF"and"DC"performance"of"stateoftheart"shortchannel"GaN"and"InGaAs"HEMTs［J］.IEEE"Electron"Device"Letters，2010，31（11）：12171219.

［6］JESSEN"G"H，FITCH"R"C，GILLESPIE"J"K，et"al.Shortchannel"Effect"Limitations"on"Highfrequency"Operation"of"AlGaN/GaN"HEMTs"for"Tgate"devices［J］.IEEE"Transactions"on"Electron"Devices，2007，54（10）：25892597.

［7］UREN"M"J，NASH"K"J，BALMER"R"S，et"al.Punchthrough"in"Shortchannel"AlGaN/GaN"HFETs［J］.IEEE"Transactions"on"Electron"Devices，2006，53（2）：395398.

［8］AMBACHER"O，MAJEWSKI"J，MISKYS"C，et"al.Pyroelectric"Properties"of"Al（In）GaN/GaN"Heteroand"Quantumnbsp;well"Structures［J］.Journal"of"physics：condensed"matter，2002，14（13）：3399.

［9］ALBRECHT"J"D，WANG"R"P，RUDEN"P"P，et"al.Electron"Transport"Characteristics"of"GaN"for"High"Temperature"Device"Modeling［J］.Journal"of"Applied"Physics，1998，83（9）：47774781.

［10］FARAHMAND"M，GARETTO"C，BELLOTTI"E，et"al.Monte"Carlo"Simulation"of"Electron"Transport"in"the"IIInitride"Wurtzite"Phase"Materials"System：Binaries"and"Ternaries［J］.IEEE"Transactions"on"electron"devices，2001，48（3）：535542.

基金項目：北華航天工業學院博士基金（BKY202116）

作者簡介：韓鐵成（1990—"），男，漢族，河北張家口人，博士研究生，講師，研究方向：半導體器件設計與仿真。