Cadence SPB開發(fā)平臺(tái)在EDA實(shí)踐教學(xué)中的應(yīng)用

羅韓君 盧華蘭

摘 要： 作者根據(jù)多年的教學(xué)實(shí)踐，從Cadence SPB實(shí)踐教學(xué)平臺(tái)的功能出發(fā)，針對(duì)電子類應(yīng)用型人才的培養(yǎng)目標(biāo)，通過實(shí)例介紹其Pspice仿真方法與印刷電路板的設(shè)計(jì)方法及關(guān)鍵操作步驟。在EDA實(shí)踐教學(xué)中使用理論與實(shí)踐相結(jié)合的“教學(xué)做一體化”模式，激發(fā)了學(xué)生的學(xué)習(xí)熱情和興趣，提高了學(xué)生理論分析和通過實(shí)踐解決問題的能力。

關(guān)鍵詞： 實(shí)踐教學(xué) Pspice仿真 印刷電路板設(shè)計(jì)

EDA（Electronic Design Automation，電子設(shè)計(jì)自動(dòng)化）技術(shù)是現(xiàn)代電子設(shè)計(jì)領(lǐng)域的核心，它以計(jì)算機(jī)為工作平臺(tái)，綜合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)的最新研究成果，提供了一種融合計(jì)算機(jī)技術(shù)與信息技術(shù)的電子系統(tǒng)設(shè)計(jì)方法，其發(fā)展和應(yīng)用極大地推動(dòng)了電子工業(yè)的發(fā)展。現(xiàn)在，功能強(qiáng)大的EDA技術(shù)已成為電子設(shè)計(jì)開發(fā)人員不可缺少的一項(xiàng)主要技術(shù)[1-3]。當(dāng)前，為了適應(yīng)電子設(shè)計(jì)的發(fā)展及改進(jìn)現(xiàn)有人才培養(yǎng)模式，培養(yǎng)出更優(yōu)秀的應(yīng)用型人才，各大高校電類專業(yè)都開設(shè)了EDA的相關(guān)課程，通過該課程的學(xué)習(xí)，可使學(xué)生系統(tǒng)掌握現(xiàn)代電子設(shè)計(jì)方法，提高學(xué)生的工程應(yīng)用實(shí)踐能力。

利用EDA技術(shù)領(lǐng)域的CAD通用軟件包，可以輔助進(jìn)行IC設(shè)計(jì)、電子電路設(shè)計(jì)和PCB（Printed Circuit Board，印刷電路板）設(shè)計(jì)等三方面的設(shè)計(jì)工作，主要包括電子系統(tǒng)的設(shè)計(jì)、分析和仿真及印刷線路板的設(shè)計(jì)三方面內(nèi)容。目前，大部分高校主要針對(duì)基于大規(guī)模可編程邏輯器件的數(shù)字系統(tǒng)的設(shè)計(jì)開設(shè)了相關(guān)課程，對(duì)可編程邏輯器件、硬件描述語言及相關(guān)軟件開發(fā)工具的使用進(jìn)行了教學(xué)。一些應(yīng)用型背景較強(qiáng)的學(xué)校則開設(shè)了電子線路CAD的相關(guān)課程（如“印刷電路板原理圖與PCB設(shè)計(jì)”），但大部分院校使用的教學(xué)平臺(tái)主要是基于澳大利亞Altium公司的設(shè)計(jì)平臺(tái)Altium Designer[4-6]。

Cadence SPB開發(fā)平臺(tái)是美國(guó)Cadence公司新一代的系統(tǒng)互連設(shè)計(jì)平臺(tái)，整合原理圖設(shè)計(jì)、PCB工具和信號(hào)仿真分析等工具，是目前高端PCB設(shè)計(jì)領(lǐng)域最流行的EDA工具之一[7，8]。相比Altium Designer設(shè)計(jì)平臺(tái)，Cadence SPB更適合超多層及高速?gòu)?fù)雜印刷線路板的設(shè)計(jì)與制作，具有強(qiáng)大的布線和信號(hào)完整性分析功能，適高速布線和大量需要進(jìn)行信號(hào)完整性分析的場(chǎng)合，主要針對(duì)復(fù)雜、高速和高端應(yīng)用。同時(shí)，Cadence SPB的另一優(yōu)勢(shì)是具備強(qiáng)大的Pspice仿真功能。在電子設(shè)計(jì)過程中，仿真可以在生產(chǎn)期之前發(fā)現(xiàn)設(shè)計(jì)缺陷，從而節(jié)省研發(fā)經(jīng)費(fèi)，同時(shí)在計(jì)算機(jī)上對(duì)電路仿真可以節(jié)省時(shí)間，并可在最壞的情況下對(duì)電路進(jìn)行評(píng)估，提高開發(fā)產(chǎn)品穩(wěn)定性和安全性。因此，為了使應(yīng)用型本科大學(xué)生更好地學(xué)習(xí)和掌握EDA技術(shù)，作者在常熟理工學(xué)院自動(dòng)化專業(yè)實(shí)施了以Cadence SPB為實(shí)踐教學(xué)平臺(tái)的EDA實(shí)踐教學(xué)，并利用理論與實(shí)踐相結(jié)合的“教學(xué)做一體化”教學(xué)模式，以任務(wù)驅(qū)動(dòng)教學(xué)法和項(xiàng)目教學(xué)法交替進(jìn)行授課，取得較好的教學(xué)效果。

1.電路仿真實(shí)踐

Cadence SPB開發(fā)平臺(tái)的Pspice具有豐富的仿真元器件庫(kù)，Cadence Pspice自帶的元件庫(kù)大約有50，000種，這些器件都具有Pspice模型，可直接調(diào)用[9，10]。同時(shí)，可以根據(jù)自己所采用芯片的數(shù)據(jù)建立自己的器件仿真模型，并利用直觀的原理圖進(jìn)行仿真，對(duì)電路進(jìn)行直流分析、交流分析、瞬態(tài)分析、噪聲分析和傅里葉分析等分析，還可使用蒙特卡羅及最壞情況分析方法進(jìn)行容差分析，利用Cadence Pspice對(duì)電路的這些分析使設(shè)計(jì)更接近實(shí)際情況，大大增加模擬的可信度。

下面以一個(gè)反相放大電路的教學(xué)實(shí)例說明Cadence Pspice的仿真功能。

Cadence SPB開發(fā)平臺(tái)的Pspice仿真分析過程如圖1所示。在Cadence SPB實(shí)踐教學(xué)過程中，可以利用直觀的原理圖進(jìn)行仿真分析，通過理論講解與實(shí)踐操作，使學(xué)生通過電路的信號(hào)相應(yīng)理解與掌握所學(xué)知識(shí)。Cadence Pspice仿真流程如下：首先繪制電路原理圖，然后選擇分析方法并設(shè)置仿真參數(shù)，運(yùn)行仿真后得到仿真結(jié)果，如果仿真結(jié)果符合要求，則仿真結(jié)束，否則修改電路結(jié)構(gòu)或元件參數(shù)再進(jìn)行仿真，直到仿真結(jié)果符合要求為止。

打開OrCAD Capture軟件包繪制如圖2所示反相放大電路圖，圖中電源及接地屬于Source模型庫(kù)，電阻屬于Analog模型庫(kù)，運(yùn)算放大器uA741屬于Opam模型庫(kù)，相關(guān)設(shè)置參數(shù)如圖所示。

V2是一個(gè)正弦波激勵(lì)源，其直流偏置電壓VOFF設(shè)置為0V，交流幅值的峰值設(shè)置為5V，頻率FREQ設(shè)置為100Hz，交流分析參數(shù)AC的幅值設(shè)置為1V。在瞬態(tài)分析時(shí)，運(yùn)行時(shí)間為100ms，步長(zhǎng)為0.1ms，進(jìn)行傅里葉分析時(shí)，基波頻率設(shè)置為100Hz，并計(jì)算到9次諧波。反相放大電路時(shí)域響應(yīng)仿真結(jié)果如圖3所示，作為對(duì)照，將輸入信號(hào)也進(jìn)行了顯示。可見運(yùn)放電路對(duì)輸入信號(hào)實(shí)現(xiàn)了反相和放大的作用，結(jié)果非常直觀地顯示了電路的功能，將仿真結(jié)果獲得的放大倍數(shù)與電路理論計(jì)算出的放大倍數(shù)進(jìn)行比較，使學(xué)生加深對(duì)電路原理的理解，同時(shí)提高了學(xué)生分析復(fù)雜電路的能力。

對(duì)于頻譜分析，可使用直角坐標(biāo)或?qū)?shù)坐標(biāo)顯示，直角坐標(biāo)和對(duì)數(shù)坐標(biāo)顯示的傅里葉頻譜結(jié)果分別如圖4所示，由圖可以直觀地看到基波分量與各次諧波分量的幅度值在頻譜上的分布，對(duì)數(shù)顯示的結(jié)果則可以看到頻譜分布的更多細(xì)節(jié)。從結(jié)果看，基波分量的振幅及相位最大，其他的各次諧波越來越小，所以放大電路對(duì)基波信號(hào)的放大作用是主要的。也可點(diǎn)選View/Output File菜單命令查看電路系統(tǒng)設(shè)計(jì)參數(shù)、瞬態(tài)分析及傅里葉分析的文字結(jié)果，可以從文字結(jié)果中詳細(xì)看到基波分量、第2至第9次諧波分量的幅度值、相位值及歸一化的幅值、相位值及總的諧波失真系數(shù)等關(guān)鍵仿真參數(shù)。

2.PCB板設(shè)計(jì)實(shí)踐

在利用Cadence SPB開發(fā)平臺(tái)進(jìn)行印刷電路板設(shè)計(jì)的實(shí)踐教學(xué)中，以培養(yǎng)學(xué)生電子線路板設(shè)計(jì)能力為核心，基于印刷電路板制作的工作過程構(gòu)建整個(gè)教學(xué)過程，將項(xiàng)目案例作為載體引入印刷電路板設(shè)計(jì)的實(shí)踐教學(xué)過程中，通過接近真實(shí)產(chǎn)品的開發(fā)過程，給學(xué)生一個(gè)實(shí)際演練的機(jī)會(huì)，使學(xué)生加深前期學(xué)習(xí)過的相關(guān)理論知識(shí)的理解，掌握印刷電路板設(shè)計(jì)的基本流程，通過結(jié)合同一時(shí)期所開設(shè)的單片機(jī)實(shí)驗(yàn)實(shí)踐教學(xué)內(nèi)容，使學(xué)生更深入地了解做單片機(jī)實(shí)驗(yàn)時(shí)實(shí)驗(yàn)箱各器件的工作原理，通過這種“教學(xué)做一體化”教學(xué)模式，讓學(xué)生清楚自己在進(jìn)入未來的工作崗位前，需要掌握一些什么開發(fā)工具，并且通過項(xiàng)目教學(xué)實(shí)例，使學(xué)生明白自己到達(dá)工作崗位后，到底可以做些什么。

單片機(jī)最小系統(tǒng)是一個(gè)典型的實(shí)踐教學(xué)項(xiàng)目，通過這個(gè)項(xiàng)目的學(xué)習(xí)與制作，可使學(xué)生更深入地理解單片機(jī)系統(tǒng)硬件原理，為課程設(shè)計(jì)及后續(xù)的畢業(yè)設(shè)計(jì)打下良好的系統(tǒng)分析與電路板設(shè)計(jì)制作基礎(chǔ)，并可通過整個(gè)設(shè)計(jì)過程，帶領(lǐng)學(xué)生將最小板制作焊接出來，使學(xué)生經(jīng)歷由原理圖到設(shè)計(jì)制作PCB的全部生產(chǎn)過程。學(xué)生通過該項(xiàng)目的實(shí)施，學(xué)到接近真實(shí)產(chǎn)品的生產(chǎn)過程訓(xùn)練。

單片機(jī)最小系統(tǒng)原理如圖5所示，系統(tǒng)由單片機(jī)芯片、晶振、電源、流水燈指示及擴(kuò)展接口插座組成，使用Cadence SPB開發(fā)平臺(tái)的Design Entry CIS軟件包中的Capture工具設(shè)計(jì)原理圖，設(shè)計(jì)過程有些元件的外形及對(duì)應(yīng)封裝系統(tǒng)庫(kù)中不存在，因此必須自己添加這些元件的原理圖庫(kù)或封裝庫(kù)。在原理圖畫好且封裝庫(kù)設(shè)置好后，可以生成網(wǎng)絡(luò)表（Net List）；接下來使用PCB Editor軟件包中的Allegro PCB Design工具建立電路板（以及元件的封裝信息，構(gòu)成該設(shè)計(jì)工程的封裝庫(kù)），在設(shè)置好格點(diǎn)大小、板子層數(shù)、最小線寬、最小線間距、焊盤最小間距及板子的尺寸后，即可導(dǎo)入由原理圖生成的網(wǎng)絡(luò)表，但要注意在導(dǎo)入網(wǎng)絡(luò)表前必須指定元件的PCB封裝庫(kù)路徑。成功導(dǎo)入網(wǎng)絡(luò)表后，可以進(jìn)行布局操作，根據(jù)原理圖在PCB中合理擺放元件，元件布局完成后，即可利用Allegro強(qiáng)大的布線功能進(jìn)行布線操作，布線完成后，即得到如圖6所示的PCB設(shè)計(jì)電路圖。在最后輸出提供給PCB生產(chǎn)商的Gerber文件之前，還必須給電路做一些必要的檢測(cè)工作，檢查元件封裝、有無未連接的網(wǎng)絡(luò)等，為了避免干擾，可以給PCB鋪銅，對(duì)于復(fù)雜、高速電路，可以進(jìn)行信號(hào)完整性等分析。在這些工作完成后，即可輸出將走線層、阻焊層、絲印層、鉆孔文件等底片文件，最后將輸出的Gerber文件提供給PCB制板商。至此，利用Cadence SPB開發(fā)平臺(tái)設(shè)計(jì)PCB板的實(shí)踐教學(xué)過程順利結(jié)束，接下來就是等待PCB電路板制作出來后，進(jìn)行元器件焊接及調(diào)試硬件系統(tǒng)的實(shí)踐過程。

本文通過Pspice仿真與PCB設(shè)計(jì)的教學(xué)實(shí)例研究Cadence SPB開發(fā)平臺(tái)在EDA技術(shù)課程實(shí)踐教學(xué)中的應(yīng)用，Cadence SPB開發(fā)平臺(tái)提供綜合原理圖設(shè)計(jì)、電路原理仿真與PCB設(shè)計(jì)等應(yīng)用型本科大學(xué)生要掌握的EDA技術(shù)的一個(gè)實(shí)踐教學(xué)平臺(tái)，基于該實(shí)踐教學(xué)平臺(tái)，采用理實(shí)一體化的教學(xué)模式，可幫助學(xué)生快速掌握業(yè)界最先進(jìn)EDA設(shè)計(jì)工具的使用，使學(xué)生系統(tǒng)掌握接近業(yè)界生產(chǎn)實(shí)際的知識(shí)和技能，并使學(xué)生對(duì)在校期間學(xué)到的不同學(xué)科的電子設(shè)計(jì)知識(shí)做到融會(huì)貫通，提升學(xué)生的自主創(chuàng)新意識(shí)和工程實(shí)踐能力。

參考文獻(xiàn)：

[1]王彩鳳，李衛(wèi)兵，齊愛學(xué)等.基于應(yīng)用型人才培養(yǎng)的EDA實(shí)踐教學(xué)模式改革研究[J].教育教學(xué)論壇，2014，（28）：52-54.

[2]吳冰，李森森.EDA技術(shù)的發(fā)展與應(yīng)用[J].北京：電子世界，2000，9：20-21.

[3]潘松，黃繼業(yè).EDA技術(shù)實(shí)用教程[M].北京：科學(xué)出版社，2013.8.

[4]牛耀國(guó)，朱朝霞，芮新芳.Altium Designer軟件在印刷電路板設(shè)計(jì)中的應(yīng)用[J].北京：電子科技，2011，8：128-130.

[5]何麗紅，洪海山.基于Altium Designer的電子電路仿真設(shè)計(jì)[J].計(jì)算機(jī)與網(wǎng)絡(luò)，2013，19：62-65.

[6]張輝.淺談Protel 99SE在PCB設(shè)計(jì)中的應(yīng)用[J].教育教學(xué)論壇，2015，17：251-252.

[7]周潤(rùn)景，劉夢(mèng)男，蘇良昱.Cadence高速電路板設(shè)計(jì)與仿真（第4版）—原理圖與PCB設(shè)計(jì)[M].北京：電子工業(yè)出版社，2011.7.

[8]于爭(zhēng).Cadence SPB 15.7工程實(shí)例入門[M].北京：電子工業(yè)出版社，2010.5.

[9]賈新章，游海龍，高海霞，張巖龍.電子線路CAD與優(yōu)化設(shè)計(jì)—基于Cadence/PSpice[M].北京：電子工業(yè)出版社，2014.4.

[10]徐蕾.基于Cadence的國(guó)產(chǎn)電路瞬態(tài)仿真建模研究[J].北京：系統(tǒng)仿真學(xué)報(bào)，2013，25（12）：2979-2985.